表征高低壓相互串擾特性的測試方法
【技術領域】
[0001]本發明屬于芯片設計領域，特別涉及利用高壓環境對SOI標準單元庫影響的測試方法。
【背景技術】
[0002]隨著集成電路的快速發展，傳統的硅工藝在器件理論、器件結構以及制作工藝上出現了越來越多的問題:集成度的提高導致了功耗的迅速增加，柵氧化層變薄導致介質層容易被擊穿，這些問題都嚴重制約著集成電路的發展。而SOI作為一種全介質隔離技術，有著傳統體硅不可比擬的優點。由于它采用的是全介質隔離結構，SOI器件的抗輻射特性好，徹底消除了體硅CMOS電路的閂鎖效應，并且SOI工藝比傳統的體硅面積小。
[0003]但是僅僅了解SOI器件如何進行設計、制造是不夠的。對一般IC設計者，因缺乏設計平臺與IP工具支持，讓IC設計者即使想采用此工藝也無所適從。在SOI技術形成產業化需要與自動化平臺相關的鏈接文件，而標準單元庫是連接集成電路設計與制造工藝之間的橋梁。所以建立一套準確的標準單元庫成為一項必要的工作。
[0004]由于SOI工藝的特殊性，SOI的高壓器件可以與普通器件生產在同一款芯片上，我們需要考慮高壓環境對庫單元的影響，本專利提出一種測試電路，該電路表征了高壓環境下標準單元的工作情況。
【發明內容】
[0005]本發明提出了一種高壓環境對標準單元庫影響的測試方法，考慮到SOI低壓與高壓器件共存的工作環境，該方法通過測量被測單元的延遲和信號的波動，實現對高壓環境下，測試單元工作情況的檢測。
[0006]測試芯片中設置與低壓器件不同距離的高壓器件，通過控制不同距離高壓器件的開啟，來測量其對低壓測試單元的影響，最終的測試結果對設計者有著指導作用。
[0007]考慮到高壓器件不同開啟時刻對測試單元的影響不同，如圖2高壓器件在開啟時刻I開啟會對測試單元的邏輯值有影響，高壓器件在開啟時刻2開啟影響測試單元信號的波動。設置BUF以及選擇器來控制高壓器件的開啟時刻，以達到測試的目的。
[0008]為了減少測試芯片的面積，在測試芯片設置選擇器邏輯，通過選擇器來控制測試單元的打開和關閉，以及高壓器件的開啟時刻。這種方法可以極大的減少輸入引腳個數，從而達到減少芯片面積的目的。
【附圖說明】
[0009]圖1是本發明實施例測試方法原理圖；
圖2高壓器件不同開啟時刻對于標準單元影響示意圖。
【具體實施方式】
[0010]I如圖1，將不同的測試單元與輸入端口連接，通過選擇器控制信號controll選擇測試單元的輸出，將高壓模塊按照與測試單元的不同距離放置，通過選擇器contro13控制不同距離高壓模塊的開啟。
[0011]2如圖2，通過control2信號控制不同BUF的開啟，控制高壓模塊的開啟時刻。
[0012]3 Set,與input信號共同控制選擇器2來控制高壓模塊的開啟
4使用control〗控制選擇器2，選擇O個BUF，使高壓器件與待測單元同時開啟，即圖2所示的開啟時刻I。測量此時高壓信號的開啟對于測試單元邏輯值的影響。
[0013]5使用control〗控制選擇器3，選擇多個個BUF，使高壓器件在待測單元信號穩定時刻開啟，即圖2所示的開啟時刻2。直接測量測試單元的輸出端查看信號的波動情況。
【主權項】
1.一種測試高壓環境對標準單元影響的方法，測試不同距離高壓器件的開關對標準單元的影響，以及高壓器件開啟時刻對于測試單元的影響。2.如權利要求1所述的測試高壓器件開啟時刻影響的測試電路，其特征在于通過邏輯電路的設置選擇不同級的緩沖器，從而控制高壓器件的開啟時刻。3.如權利要求1所述的測試電路，其特征在于在測試芯片內部設置選擇器邏輯，通過選擇器來控制測試單元的打開和關閉，以及高壓器件的開啟時刻，從而達到減少芯片面積的目的。
【專利摘要】本發明提出了一種高壓環境對標準單元庫影響的測試方法，考慮到SOI低壓與高壓器件共存的工作環境，該方法通過測量被測單元的延遲和信號的波動，實現對高壓環境下，單元工作情況的檢測。通過設置高壓器件與低壓器件的多種距離，以及通過緩沖器設置高壓器件的開啟時刻，測試高壓環境對測試單元的不同種類的影響。在測試芯片中添加選擇器來減少PAD的個數，達到了減少芯片面積的目的。
【IPC分類】G01R31/00
【公開號】CN105093003
【申請號】CN201410216906
【發明人】徐帆, 陳曦, 張翼, 程玉華
【申請人】上海北京大學微電子研究院
【公開日】2015年11月25日
【申請日】2014年5月22日