一種芯片及其端口阻抗匹配校正電路的制作方法
【技術領域】
[0001] 本發明屬于芯片端口阻抗匹配技術領域，尤其涉及一種芯片及其端口阻抗匹配校 正電路。
【背景技術】
[0002] 隨著數據通訊系統的傳輸速率從KHz級別逐步提高到GHz級別，信號的傳輸越來 越受到芯片端口阻抗及其匹配因素的影響。在傳統的系統設計中，由于芯片的集成度較低， 系統工程師對于系統的掌控程度比較高，往往不會賦予芯片具備自行校正端口狀態及阻抗 特性的能力，當發現端口阻抗出現匹配問題時，系統工程師通常直接在系統板上添加額外 的匹配電路，并通過手動調試的方式解決阻抗失配的問題。這種方式的優點是靈活，但是對 芯片使用者的要求高。隨著系統的集成化趨勢的加大，系統規模變得越來越大，系統的設計 難度的也隨之增大，而由于芯片廠商往往不愿意提供片上系統（SOC,SystemOnChip)的互 聯結構及相關細節，且芯片所預留的可供外部調試的端口越來越少，從而導致系統的大規 模集成無法實現。為了解決此問題，現有技術提供了一個端口自校正及阻抗匹配的方法，其 通過在芯片的輸入端口和輸出端口集成一個與線上阻抗相匹配的內部匹配電阻。然而，由 于芯片工藝問題，電阻偏差往往可達到30%，這就會造成實際流片出來的阻抗和仿真值之間 的差異很大，且在偏差過大時會加大線上信號反射并降低物理線路的通信質量。
[0003]綜上所述，現有技術存在因芯片內部匹配電阻的阻抗與阻抗仿真值之間的偏差大 而加大線上信號反射并降低物理線路的通信質量的問題。
【發明內容】
[0004]本發明的目的在于提供一種芯片端口阻抗匹配校正電路，旨在解決現有技術所存 在的因芯片內部匹配電阻的阻抗與阻抗仿真值之間的偏差大而加大線上信號反射并降低 物理線路的通信質量的問題。
[0005]本發明是這樣實現的，一種芯片端口阻抗匹配校正電路，內置于芯片，且與所述芯 片內部的電阻接入開關模塊連接，所述電阻接入開關模塊連接外部電阻，所述電阻接入開 關模塊用于控制所述外部電阻與所述芯片之間的連接關系；
[0006]所述芯片端口阻抗匹配校正電路包括數字邏輯控制模塊、基準電流供給模塊、第 一電阻匹配模塊、第二電阻匹配模塊以及阻值比較模塊；
[0007]所述數字邏輯控制模塊與所述電阻接入開關模塊、所述基準電流供給模塊、所述 第一電阻匹配模塊、所述第二電阻匹配模塊以及所述阻值比較模塊連接，所述基準電流供 給模塊連接所述第一電阻匹配模塊、所述第二電阻匹配模塊以及所述電阻接入開關模塊， 所述阻值比較模塊與所述第一電阻匹配模塊的基準電流接入端口、所述第二電阻匹配模塊 的基準電流接入端口以及所述電阻接入開關模塊的電流輸入端相連接；
[0008]所述數字邏輯控制模塊輸出數字控制信號驅動所述基準電流供給模塊輸出相應 的電壓，所述數字邏輯控制模塊交替輸出第一比較控制信號和第二比較控制信號至所述阻 值比較模塊和所述電阻接入開關模塊；
[0009] 當所述數字邏輯控制模塊輸出第一比較控制信號時，所述數字邏輯控制模塊將所 述第一電阻匹配模塊與所述第二電阻匹配模塊的總阻值設置為零，所述電阻接入開關模塊 根據所述第一比較控制信號將所述外部電阻接入所述芯片，并從所述基準電流供給模塊獲 取基準電流至所述外部電阻，所述阻值比較模塊根據所述第一比較控制信號通過所述電阻 接入開關模塊獲取所述外部電阻的電壓；
[0010] 當所述數字邏輯控制模塊輸出第二比較控制信號時，所述電阻接入開關模塊根據 所述第二比較控制信號斷開所述外部電阻與所述芯片之間的連接，同時所述數字邏輯控制 模塊將所述第一電阻匹配模塊或所述第二電阻匹配模塊的總阻值設置成不為零的電阻值， 所述第一電阻匹配模塊或所述第二電阻匹配模塊從所述基準電流供給模塊獲取基準電流 并產生相應的第一內部電阻電壓或第二內部電阻電壓，所述阻值比較模塊根據所述第二比 較控制信號獲取所述第一內部電阻電壓或所述第二內部電阻電壓；
[0011] 所述阻值比較模塊將所述外部電阻的電壓與所述第一內部電阻電壓或所述第二 內部電阻電壓進行比較，并根據比較結果輸出比較反饋信號至所述數字邏輯控制模塊，所 述數字邏輯控制模塊根據所述比較反饋信號判斷所述第一電阻匹配模塊或所述第二電阻 匹配模塊的總阻值是否與所述外部電阻的阻值相同，如果是，則所述數字邏輯控制模塊控 制所述第一電阻匹配模塊或所述第二電阻匹配模塊維持原阻值不變，如果否，則所述數字 邏輯控制模塊調整所述第一電阻匹配模塊或所述第二電阻匹配模塊的總阻值，并保持交替 輸出第一比較控制信號和第二比較控制信號以使所述阻值比較模塊繼續對所述外部電阻 的電壓與所述第一內部電阻電壓或所述第二內部電阻電壓進行比較，直至所述第一電阻匹 配模塊或所述第二電阻匹配模塊的總阻值等于所述外部電阻的阻值為止。
[0012] 本發明的另一目的還在于提供一種芯片，包括電阻接入開關模塊，所述電阻接入 開關模塊連接外部電阻，所述電阻接入開關模塊用于控制所述外部電阻與所述芯片之間的 連接關系；所述芯片還包括上述的芯片端口阻抗匹配校正電路。
[0013] 本發明通過在芯片中采用包括數字邏輯控制模塊、基準電流供給模塊、第一電阻 匹配模塊、第二電阻匹配模塊以及阻值比較模塊的芯片端口阻抗匹配校正電路，通過數字 邏輯控制模塊調整第一電阻匹配模塊或第二電阻匹配模塊的總阻值，并控制阻值比較模塊 交替獲取外部電阻的電壓和第一電阻匹配模塊的電壓（即第一內部電阻電壓）或第二電阻 匹配模塊的電壓（即第二內部電阻電壓)，由阻值比較模塊對外部電阻的電壓與第一內部電 阻電壓或第二內部電阻電壓進行比較，并根據比較結果輸出比較反饋信號至數字邏輯控制 模塊，再由數字邏輯控制模塊根據比較反饋信號判斷第一電阻匹配模塊或第二電阻匹配模 塊的總阻值是否與外部電阻的阻值相同，是，則表明阻抗匹配完成，否，則數字邏輯控制模 塊繼續調整第一電阻匹配模塊或第二電阻匹配模塊的總阻值以達到完成阻抗匹配的目的， 從而解決了解決現有技術所存在的因芯片內部匹配電阻的阻抗與阻抗仿真值之間的偏差 大而加大線上信號反射并降低物理線路的通信質量的問題。
【附圖說明】
[0014] 圖1是本發明實施例提供的芯片端口阻抗匹配校正電路的模塊結構圖；
[0015] 圖2是本發明實施例提供的芯片端口阻抗匹配校正電路中的基準電流供給模塊 的示例結構圖；
[0016] 圖3是本發明實施例提供的芯片端口阻抗匹配校正電路中的第一電阻匹配模塊 的示例結構圖；
[0017] 圖4是本發明實施例提供的芯片端口阻抗匹配校正電路中的第二電阻匹配模塊 的示例結構圖；
[0018] 圖5是本發明實施例提供的芯片端口阻抗匹配校正電路中的阻值比較模塊的示 例結構圖。
【具體實施方式】
[0019] 為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對 本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并 不用于限定本發明。
[0020] 圖1示出了本發明實施例提供的芯片端口阻抗匹配校正電路的模塊結構，為了便 于說明，僅示出了與本發明實施例相關的部分，詳述如下：
[0021] 芯片端口阻抗匹配校正電路100內置于芯片，且與芯片內部的電阻接入開關模塊 200的電流輸入端連接，電阻接入開關模塊200的輸出端連接外部電阻REXT，電阻接入開關 模塊200用于控制外部電阻與芯片之間的連接關系。
[0022] 芯片端口阻抗匹配校正電路100包括數字邏輯控制模塊101、基準電流供給模塊 102、第一電阻匹配模塊103、第二電阻匹配模塊104以及阻值比較模塊105。
[0023] 數字邏輯控制模塊101與電阻接入開關模塊200、基準電流供給模塊102、第一電 阻匹配模塊103、第二電阻匹配模塊104以及阻值比較模塊105連接，基準電流供給模塊 102的電流輸出端連接第一電阻匹配模塊103的電流輸入端、第二電阻匹配模塊104基準電 流接入端口以及電阻接入開關模塊200的基準電流接入端口，阻值比較模塊105與第一電 阻匹配模塊103的基準電流接入端口、第二電阻匹配模塊104的基準電流接入端口以及電 阻接入開關模塊200的電流輸入端相連接。
[0024] 數字邏輯控制模塊101輸出數字控制信號驅動基準電流供給模塊102輸出相應的 電壓，數字邏輯控制模塊101交替輸出第一比較控制信號和第二比較控制信號至阻值比較 模塊105和電阻接入開關模塊200。
[0025]當數字邏輯控制模塊101輸出第一比較控制信號時，數字邏輯控制模塊101將第 一電阻匹配模塊103與第二電阻匹配模塊104的總阻值設置為零，電阻接入開關模塊200 根據第一比較控制信號將外部電阻REXT接入芯片，并從基準電流供給模塊102獲取基準電 流至外部電阻REXT，阻值比較模塊105根據第一比較控制信號通過電阻接入開關模塊200獲 取外部電阻REXT的電壓。
[0026] 當數字邏輯控制模塊101輸出第二比較控制信號時，電阻接入開關模塊200根據 第二比較控制信號斷開外部電阻REXT與芯片之間的連接，同時數字邏輯控制模塊101將第 一電阻匹配模塊103或第二電阻匹配模塊104的總阻值設置成不為零的電阻值，第一電阻 匹配模塊103或第二電阻匹配模塊104從基準電流供給模塊102獲取基準電流并產生相應 的第一內部電阻電壓或第二內部電阻電壓，阻值比較模塊105根據第二比較控制信號獲取 所述第一內部電阻電壓或所述第二內部電阻電壓。
[0027] 阻值比較模塊105將外部電阻REXT的電壓與所述第一內部電阻電壓或所述第二內 部電阻電壓進行比較，并根據比較結果輸出比較反饋信號至數字邏輯控制模塊101，數字邏 輯控制模塊101根據比較反饋信號判斷第一電阻